数据中心正面临能源危机。据预测，到 2030 年，信息通信技术（ICT）将占全球电力消耗的 20%，而数据中心是这一需求的核心。人工智能驱动的工作负载对电力的需求令人担忧，促使 Amazon、Google 等公司探索替代能源，包括自建微型核电站。
减轻这一电力负担最具前景的方案之一，是将电子设备的互连技术从铜基转向硅光子学 —— 即使用硅作为光学介质的光子系统。光学互连功耗更低，同时在更长距离上提供更高带宽和更优性能。这些特性使其成为高性能计算（HPC）和人工智能驱动型数据中心数据传输网络的理想解决方案。
CPO：变革性技术
传统光学互连已在网络应用中使用多年，但硅光子学通过将光学器件直接集成到半导体芯片中，将该技术推向了新高度（图 1）。这一进步催生了共封装光学（CPO）技术 —— 即将光学引擎与交换机专用集成电路（ASIC）封装在同一模块内。
图1.CPO是一种封装创新，将硅光子芯片与数据中心交换机或GPU计算设备集成到单一基板上。它满足了对更高带宽和速度、低延迟、更低功耗以及提升数据传输效率的互联需求，适用于AI数据中心应用。
CPO 是一种封装创新，将硅光子芯片与数据中心交换机或 GPU 计算设备集成到单一衬底上。它满足了人工智能数据中心应用对互连技术日益增长的需求，包括更高带宽和速度、低延迟、低功耗以及更高的数据传输效率。
CPO 技术的发展源于对功耗效率的需求 —— 用光子学替代铜基互连可显著提升功耗效率。更长的传输距离也是推动 CPO 发展的因素之一，因为光学互连可在毫米到千米范围内传输，且信号衰减极小（光子学器件在长距离传输中几乎无损耗，使得数百米外的两台人工智能加速器能够共享工作负载，相当于一个计算资源）。更高的数据速率也受益于 CPO 技术 —— 这一点至关重要，因为以太网交换机的带宽已从 2013 年的 1.28 太比特 / 秒提升至如今的 102.4 太比特 / 秒以上。成本是最后一个关键因素 —— 硅光子学可利用标准半导体制造工艺实现高性价比生产。
总体而言，CPO 是一项正在发展的技术，需要采用先进 2.5D/3D 封装技术的集成电路，以确保无缝性能。然而，这种复杂性也带来了重大的测试挑战。
应对CPO测试的关键挑战
由于 CPO 需要同时进行电气和光学验证，其测试与传统半导体测试有很大差异。这些混合系统在计算 ASIC 旁集成了多达 36 个光学引擎，需要极高精度的测试方法。
最紧迫的问题之一是光纤对准精度。光学测试要求将光纤电缆精确对准每个光学引擎 —— 这一过程目前在实验室环境中由人工完成，但在大规模生产中必须实现自动化。精度至关重要，因为即使是微米级的微小偏差，也可能导致信号衰减、功率损耗或测量不准确。
另一个主要障碍是生产可扩展性。如今，CPO 测试主要局限于小批量实验室环境，需要主动热管理、高功率供应、大型封装处理、定制光子学处理与对准、高速数字信号、宽带光子信号以及高频射频（RF）信号测试。要实现大规模生产，必须将光学仪器集成到自动测试设备（ATE）环境中，因为在高吞吐量场景下，人工对准既不实际也不可行。
从传统电气测试向电光信号测试的转变也带来了新的复杂性。尽管 ATE 长期依赖数字和射频测试方法，但光学引擎需要额外的测试技术，如误码率（BER）分析和眼图测量。由于探针无法直接接触光学信号，必须采用空口（OTA）光学测试。与基于直接电接触的测试相比，这给 ATE 带来了独特挑战，需要新的验证策略。
晶圆代工厂特定的差异性进一步加剧了复杂性。不同的半导体晶圆代工厂（如 TSMC 和 GlobalFoundries）采用不同的硅光子学制造方案：TSMC 采用双晶圆堆叠法，而 GlobalFoundries 则将光学和电气组件集成在单一晶圆上。这些差异影响测试方法，需要灵活且适应性强的测试解决方案，以适应不同的制造流程。
为 CPO 选择合适的测试策略，还需要权衡 ATE 与系统级测试（SLT）的利弊。得益于近期将光学仪器直接集成到测试头的技术进步，ATE 现在支持 CPO 的全生命周期测试 —— 从早期特性分析到大规模生产，能够对电气和光学域进行并行、可扩展测试，且具有高信号完整性和吞吐量。相比之下，系统级测试（SLT）通过在模块或系统级验证端到端功能性能（不直接表征光路）发挥补充作用。ATE 与 SLT 相结合，形成分层测试架构，与 “左移 / 右移” 测试方法相契合，在最大化缺陷覆盖率的同时，优化大规模生产的成本和速度。